先建立两个概念。想象你用一盏灯给远处的人发消息：灯亮代表 1，灯灭代表 0，一亮一灭就是一次信号。每秒「拨开关」的次数，叫波特率（Baud）；每秒传出去的 bit 数，叫比特率（bps）。NRZ（不归零码，又叫二电平调制） 时代，一个开关动作只表达一个 bit，两个数字相等；PAM4 之后，它们正式分道扬镳。

提升单通道速率，物理上只有两条路——要么拨得更快（提高波特率），要么一次传更多（提高调制阶数）。第一条路撞的是信道损耗的墙：频率越高，PCB 走线、铜缆和光纤的衰减越重，眼图越闭越紧。于是行业选了第二条路，规则就一行：

NRZ（不归零码）用 2 个电平，log₂2 = 1，波特率等于比特率；PAM4 用 4 个电平，log₂4 = 2——同样的开关速度，比特率直接翻倍。802.3bs 定下的单通道 50G 以太网，就是 26.56 GBaud 的 PAM4 承载 53.125 Gbps：波特率与 100GE 时代的 25G NRZ 几乎相同，速率却翻了一倍。

为什么不继续加电平？把下面这张表算完就明白了：

PAM8 的信噪比代价超过 16 dB——产业界因此在「翻倍收益」与「可承受代价」之间停在了 M = 4，至今没有主流 PAM8 标准。

回到那盏灯：NRZ 只有「亮 / 灭」两档，每个周期传 1 bit；PAM4 把同样的摆幅均分成「灭 / 微亮 / 亮 / 很亮」四个台阶，每个周期传 2 bit：

四个台阶的顺序不是随手排的：电平按 00、01、11、10 的格雷码排布，相邻电平只差 1 bit——噪声把信号挤到隔壁台阶，最多错 1 bit，给纠错留了余地。带宽上还有一层红利：同样传 56 Gbps，NRZ 需要 56 GBaud，主要能量集中到 28 GHz；PAM4 只要 28 GBaud，14 GHz 就够——信道带宽需求直接减半，这是 PAM4 的核心收益。

判决电平从 1 个变 3 个，噪声容限同步压缩：NRZ 一只眼，PAM4 三只眼，每只眼的高度只有满摆幅的 1/3。

9.5 dB 不是经验值，可以手算：电平间距压到 1/3，电压比就是 1/3，换算成分贝——电信号口径 20·log₁₀3 ≈ 9.54 dB，光功率口径 10·log₁₀3 ≈ 4.77 dB。两个数字是同一件事的两种单位，资料里并存，读的时候注意口径。这笔代价沿着信号链向下传导，形成三个后果：

调制方式变了，整条信号链都要跟着变。下面是从电到光、再从光到电的完整拓扑：

整条链的关键词是「线性」：4 个电平之间的相对幅度本身就是信息，Driver 和 TIA 一旦限幅，电平被一刀削平，信息直接丢失。而 NRZ 只需要判断高低，限幅输出反而干净利落——所以 NRZ 模块用限幅 Driver 和带 CDR 的 TIA 就能收工，PAM4 模块必须换上线性 Driver、线性 TIA，再把 DSP 和 FEC 请进来。两类模块的成本差，主要就差在这条链上。

PAM4 不是某个厂商的私有方案，而是以太网在 50G/lane 之后选择的技术路径——注意看「每通道波特率」这一列，每一代速率翻倍，波特率都停在几十 GBd 量级：

从 400GE 到 800GE，再到沿 200G/lane 开发中的 1.6T，芯片侧 PCIe 6.0 也转向 PAM4——这是行业面对「高频损耗」的共同答案。落地场景集中在「高速 + 信道受限」：AI 集群与数据中心互联是主战场（800G OSFP：DR 500m / FR 2km / LR 10km），园区核心与机架内短距次之。25G 及以下、多模短距等低速场景，NRZ 仍是主流——选型看的是匹配约束，不是谁更先进。

同波特率速率翻倍，同速率带宽需求减半；通道数减半（400G 从 16×25G 变 8×50G），引脚与封装复杂度同步下降；以太网与 PCIe 共用 PAM4，生态成熟；省下的通道与封装开销，覆盖了 DSP 和 FEC 的增量成本。下一代 1.6T 沿 200G/lane 继续推进，电平再加密的空间已经不大。